Implementare Algoritmi MATLAB e Simulink su FPGA

Data: giovedì 15 settembre 2011
Orario: dalle 9:30 alle 16:00
Luogo: Mappa
Costo: Gratuito



Programma

VIALAB, MathWorks e Xilinx vi invitano a partecipare a questo seminario gratuito per conoscere in modo approfondito
i metodi efficienti di implementazione degli algoritmi MATLAB & Simulink su FPGA.
La generazione di codice e le soluzioni di verifica proposte da MathWorks rappresentano un’area in rapido sviluppo
con numerose novità offerte in ogni nuova release. Partecipate a questo evento per vedere come la R2011a
può migliorare drasticamente il vostro attuale workflow.
Gli strumenti MathWorks per la verifica e la generazione di codice HDL estendono la metodologia del Model-Based Design.
MathWorks fornisce un unico ambiente integrato di strumenti per l’implementazione e la verifica di algoritmi su FPGA.
I modelli per la simulazione astratta vengono rifiniti fino a quando la generazione automatica di codice HDL consente l’implementazione su un FPGA.
Tutto ciò consente un’accelerazione dell’intero processo di sviluppo.

Tra i temi affrontati:
Novità presenti nella R2011a per la generazione automatica di codice HDL
Conversione ed analisi in Fixed Point
Come generare automaticamente codice HDL per FPGA e ASIC
Ottimizzazione delle implementazioni HDL su area, velocità e potenza
Come verificare e validare facilmente le proprie implementazioni utilizzando la co-simulazione HDL e l’FPGA-In-the-Loop
Progettazione di FPGA su target ottimizzato Xilinx con MATLAB e Simulink

Con esempi reali, verrà illustrata in modo approfondito la metodologia del Model-Based Design nello sviluppo
di algoritmi per implementazione su hardware. In questo seminario avremo anche una presentazione di Xilinx
sulla progettazione di FPGA su target ottimizzato Xilinx con MATLAB e Simulink.

A chi è indirizzato
Non è richiesta una conoscenza dei prodotti MathWorks.
Questo seminario gratuito è consigliato a chiunque lavori allo sviluppo di applicazioni per FPGA/ASIC, specialmente:
Ingegneri ed architetti di sistema
Progettisti di algoritmi
Sviluppatori hardware
Progettisti FPGA/ASIC
Project manager
Team leader

ore 9:30 – Registrazione

ore 9:45 – Introduzione

ore 10:00 – Ridurre i tempi di sviluppo hardware con il Model-Based Design
Metodologia Model-Based Design
Come favorire la collaborazione tra i diversi team?
Conversione e analisi in virgola fissa
Generazione Automatica di Codice HDL

ore 11:00 – Coffee Break

ore 11:15 – Sintesi e Verifica HDL Integrata
Verifica funzionale con la cosimulazione HDL
Sintesi integrata del codice su FPGA
Verifica FPGA con l’FPGA-In-the-Loop

ore 12:00 – Progettazione di FPGA su target ottimizzato Xilinx con MATLAB e Simulink
Daniele Bagni, Xilinx EMEA DSP Specialist FAE
Presentazione delle Soluzioni FPGA e della Piattaforma DSP di Xilinx (7 Series FPGA Families)
Accelerare la prototipazione rapida con l’Hardware In the Loop
Uso del System Generator per sfruttare le risorse dedicate su FPGA
Co-simulazione Hardware / Software con Microblaze

ore 13:15 – Buffet

ore 14:15 – Tecniche di ottimizzazione di progetti su FPGA
Tecniche di ottimizzazione di area, velocità e potenza
Integrare Simulink HDL Coder con System Generator

ore 15:45 – Q&A

ore 16:00 – Chiusura Lavori



Download Documentazione



(5.378 KB)

Implementing MATLAB and Simulink Algorithms on FPGA Implementing MATLAB and Simulink Algorithms on FPGA
Stefano Olivieri (Senior Application Engineer MathWorks) e Marco Visintini (Sales Account Manager MathWorks) (2.074 KB)

DSP Design Using MATLAB and Simulink with Xilinx Targeted Design Platform DSP Design Using MATLAB and Simulink with Xilinx Targeted Design Platform
Daniele Bagni (XILINX DSP Specialist for EMEA) (4.098 KB)



TAGS: , , , , , , ,